PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-021054

(43)Date of publication of application: 29.01.1991

(51)Int.Cl.

H01L 27/06 H01L 21/28 H01L 21/331 H01L 29/73

(21)Application number: 01-156434

(71)Applicant : SONY CORP

(22)Date of filing:

19.06.1989

(72)Inventor: HOZUMI HIROKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enable forming a transistor and other elements simultaneously and to simplify the process by selectively implanting impurities by ion implantation into the contact sections and separated other elements region of a semiconductor layer to form said transistor and other elements.

CONSTITUTION: Windows 9e, 9b, and 9c corresponding to ohmic contact sections are made open at a time; therefore, only one resist mask is required for forming said windows 9e, 9b, and 9c, simplifying the process and enabling forming a transistor and other elements simultaneously. Ions are implanted not into the elements one by one but into the whole surface in which the windows 9e, 9b, and 9c corresponding to ohmic contact sections and a region 11R for other elements are made: therefore, less frequent ion implantations and mask alignments in said ion implantations than conventional are enough, simplifying the ion implantation process. Thereby a transistor and other elements can be formed

easily at the same time and the manufacture process can be simplified.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection].

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

® 日本国特許庁(JP)

① 特許出願公開

平3-21054 ⑩ 公 開 特 許 公 報(A)

@Int.Cl.5

識別記号 ·

庁内整理番号

@公開 平成3年(1991)1月29日

H 01 L 27/06

301 A 7738-5F

> 8728-5 F 8225-5 F H 01 L

101 D

29/72

審査請求 未請求 請求項の数 1 (全17頁)

60発明の名称 半導体装置の製法

②特 頭 平1-156434

②出 願 平1(1989)6月19日

宏 紀 何 発明 ソニー株式会社 の出 願 人

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

弁理士 松限 秀盛

発明の名称 半導体装置の製法

オーミックコンタクト部を一度に開口し、萩開 口を含む全面に半導体層を形成した後、該半導体 層の上記コンタクト 部及び分離された他衆子領域 にそれぞれイオン注入により不純物を選択的に打 ち分けてトランジスタと他素子を形成する半導体 装置の製法。

発明の辞細な説明

[産業上の利用分野]

本発明は半導体装置の製法に関し、特に、トラ ンジスタと他素子からなる複合デバイスを作成す る場合に用いて好適なものである。

(発明の概要)

本発明は、半導体装置の製法において、オージ ックコンタクト部を一度に開口し、該関口を含む 全面に半導体層を形成したのち、終半導体層の上 記コンタクト部及び分離された他妻子領域にそれ ぞれイオン注入により不純物を選択的に打ち分け てトョンジスタと他案子とを形成することにより、 トランジスタと他素子の同時形成を可能にすると 共に、工程の簡略化をも図ることができるように したものである。

・〔従来の技術〕

バイポーラトランジスタの製法としては、埋込 層及びN型エピタキシャル層の形成後、素子間分 離領域に囲まれた活性領域に第1及び第2導電型 の不純物を選択的に二重拡散してペース領域とエ ミッタ領域を形成するという方法が一般的である。 近年、プロセス技術の発展の過程として舞子の 高集積化及び高速化が要求され、その要求に対し て多結晶シリコンによるウォッシュトエミッタ (以後、単にポリウォッシュトエミッタと記す) 構造が用いられるようになった。このポリウォッ シュトエミッタ構造によれば、自己整合によるエ ミッタ領域の形成が可能になる。これは、エミッ 夕開口部の縮小化(これはセルサイズの縮小化に

つながる)、ペース拡がり抵抗 Rbb′の低減化等に寄与し、素子の高集積化及び高速化が図れる。

次に、第 3 図Bに示すようにレジストマスク(40)を介してSiOz 膜(39)を選択エッチングして活性領域(36)のエミッタ領域(エミッタコンタクト部を兼ねる)及びコレクタコンタクト部に対応す

3

・ A & 層をパターニングすることによって、多結晶 シリコン層 (41) を介してエミック領域 (42e) に接 続するエミッタ電極 (44e) と、ベース領域 (37) に 接続するベース電極 (44b) と、多結晶シリコン層 (41) を介してコレクタコンタクト部 (42c) に接続 するコレクタ電極 (44c) をそれぞれ形成して目的 のパイポーラトランジスタを得る。

〔発明が解決しようとする課題〕

しかしながら、従来のパイポーラトランジスタクの製法によれば、エミック領域(42e) 及び(39c) 及び(39c) の別ロとペース領域(37) を臨び窓(39b) の明ロとペース領域(37) を臨び窓(39b) のにレンジンが別工程であるため、上記窓開けのためにレンジストマスクが2枚(即ち、第3図においてはレシジストマスク(40)及び(43)) 必要となり、特合合のようでである。また、イオン注入についても一般に、不能物

る部分に窓(39e) 及び(39c) を開口する。

次に、第3図Cに示すように、SiO, 腰(39)上のレジストマスク(40)を除去したのち、窓(39e)及び(39c)を含むSiO, 膜(39)上に多結晶シリコン間(41)を形成する。その後、多結晶シリコン間(41)に対しN型の不純物 (例えばAs*) をイオン注入したのち、熱処理を加えて多結晶シリコン圏(41)からの不純物 (N型) 拡散により、エミッタ領域(エミッタコンタクト部(破線で示す)(42c)を自己整合で形成する。

次に、第3図Dに示すように、多結品シリコン 層(41)をパターニングする。

次に、第3図Eに示すように、多結晶シリコン層(41)及びSiO₂膜(39)上にレジストマスク(43)を形成したのち、核レジストマスク(43)を介してSiO₂膜(39)を選択エッチングしてベースコンタクト部に対応する部分に窓(39b)を開口する。

次に、第3図Fに示すように、レジスト膜(43) を除去したのち、全面に A1層を形成し、更に該

4

の導電型毎にレジストマスクが必要であるため、 素子の形成毎に上記窓開け用レジストマスクに加 えて多数のレジストマスクが必要となり、複合デ パイスの製造が非常に繁雑化しひいては困難にな るという不都合がある。

本発明は、このような点に緩み成されたもので、 その目的とするところは、トランジスタと他業子 (別タイプのトランジスタ、抵抗、容量)の同時 形成が容易に実現できると共に、製造工程の簡略 化をも図ることができる半導体装置の製法を提供 することにある。

(課題を解決するための手段)

本発明の半導体装置の製法は、オーミックコンタクト部 ((16e)、(16b) 及び(16c) 並びに(16g)] に対応する窓 ((9e)、(9b) 及び(9c) 並びに(9g)] を一度に開口し、これら窓 ((9e)、(9b) 及び(9c) 並びに(9g)] を含む全面に半導体層 (多結晶シリコン層)(11) を形成したのち、半導体層(11)のオーミックコンタクト部 ((16e)、(16b) 及び(16c) 並びに(16g)] と対応する部分 [(11e)、(11b) 及び(11c) 並びに(11g)] 及び分離された他素子領域(11g)にそれぞれイオン注入により不純物を選択的に打ち分けてトランジスタ(Tr)と他業子 [(R) 並びに(C))を形成する。

〔作用〕

7

が従来よりも少なくて済み、それに伴って、イオン注入におけるマスク合せの回数も少なくなるため、イオン注入工程が非常に簡略化される。

(実施例)

以下、第1図及び第2図を参照しながら本発明 の実施例を説明する。

第1図は、第1実施例に係る半導体装置の製法、 特にポリウェッシュトエミッタ構造を有するNP N型パイポーラトランジスタと多結晶シリコンに よる抵抗を同時に形成する方法を示す工程図であ る。以下、順を追ってその工程を説明する。

まず、第1図Aに示すように、P型の半導体基板 (例えば、シリコン基板) (1)にN型の埋込み層 (2)及びN型のエピタキシャル層 (3)を形成したのち、P型の素子間分離領域(4)と厚い熱酸化物層 (例えばSiū。層) による素子間分離領域(5)に囲まれた活性領域(5)に選択的にP型の不純物をイオン注入してペース領域(7)を形成すると共に、後述するコレク

また、イオン柱入も各案子毎に行なうのではなく、予めオーミックコンタクト部 [(16e).(16b) 及び(16c) 並びに(16g)] に対応する窓 [(9e).(9b) 及び(9c) 並びに(9g)] と他案子領域(11g) が形成された全面に対して行なうため、イオン柱入回数

R

タコンタクト部が形成される部分にN型の不純物をイオン注入して埋込み層(2)まで達するN型のコレクタ取出し領域(3)を形成する。その後、活性領域(6)を含む全面にSiO. pp (9)を例えばCVD(化学気相成長)法等で形成する。

次に、第1図Bに示すように、SiO,腹(9)上にレジストマスク(10)を形成したのち、レジストマスク(10)を形成したのち、レジストマスク(10)を介してSiO,腹(9)を選択エッチングして活性領域(6a)のエミック領域(エミックコンタクト部及びコレクタコンタクト部に対応する部分に窓(9e)、(9b)及び(9c)を一度に関口する。

次に、第1図Cに示すように、SiO₄膜(9)上のレジストマスク(10)を除去したのち、窓(9e)、(9b)及び(9c)を含むSiO₄膜(9)上に多結晶シリコン層(11)を例えばCVD法等で形成する。

次に、第1図Dに示すように、多結晶シリコン 層(11)上にレジストマスク(12)を形成したのち、 レジストマスク(12)の窓(12R) を通じてP型の不 純物、例えばポロン系の不純物(例えばB*, BF,*) を多結晶シリコン層(11)の抵抗となる部分(11R) にイオン注入する。

次に、第1図 E に示すように、多結晶シリコン層(11) 上のレジストマスク(12) を除去したのち、再び多結晶シリコン層(11) 上にレジストマスク(13) の形成する。その後、レジストマスク(13) の窓 (13t) 及び(13b) を通じて P 型の不純物 (例えば8+,8f₃+) を多結晶シリコン層(11) の抵抗コンタクト部分(11t) とベースコンタクト部に対応する部分(後にベース電極の一部になる)(11b) にイオン注入する。

次に、第1図Fに示すように、多結晶シリコン層(11)上のレジストマスク(13)を除去したのち、再び多結晶シリコン層(11)上にレジストマスク(14)を形成する。その後、レジストマスク(14)の窓(14e)及び(14c)を通じてN型の不純物(例えばAs*)を多結晶シリコン層(11)のエミッタ領域に対応する部分(後にエミッタ電極の一部になる)(11e) とコレクタコンタクト部に対応する部分(後にコレクタ電極の一部になる)(11c)にイオン

1 1

層(11) 上のキャップSi G 2 膜(15) を全面除去したのち、多結晶シリコン層(11) をパターニングする。このとき、抵抗本体(11r) 、抵抗コンタクト部分(11t) 、エミック領域(16e) に対応する部分(11e)、ベースコンタクト部(16b) に対応する部分(11b) 及びコレクタコンタクト部(16c) に対応する部分(11c) が残るようにする。

次に、第1図Iに示すように、全面に比較的膜厚の薄い SiaNa腹(17) を例えば減圧 C V D 法等で形成したのち、全面に比較的膜厚の厚いSi Oa腹(18) を形成する。その後、Si Oa腹(18) を抵抗本体(11r) 上及び抵抗コンタクト部分(11t) 上の一部を残すようにパターニングする。このとき、SiaNa腹(17) がエッチングストッパとして機能するため、下層のSi Oa腹(9) はエッチング除去されない。

次に、第1図」に示すように、 Si_0N_4 膜(17)を Si_0N_4 度(18)の下層に存する部分を残して例えばホットリン酸にてエッチング除去する。その後、全面に AL 層を形成したのち、パターニングして抵抗本体の一対の電極(19t) 、エミッタ電極(19e) 、

注入する。

次に、第1図Gに示すように、多結晶シリコン 層(11)上のレジストマスク(14)を除去したのち、 多結晶シリコン層(11)上にSiOa膜(15)を例えばC V D 法等で形成する。このSiO x 膜(15) は次の熱処 理時、多結晶シリコン層(11)からの不純物飛散ひ いては異なる導電型の不純物同士が混り合うのを 防止する所謂キャップSiOz膜として機能する。そ の後、熱処理を加える。このとき、多結晶シリコ ン層(11)のエミッタ領域に対応する部分(11e) 及 びコレクタコンタクト部に対応する部分(11c) か らN型の不純物がそれぞれ下層に存するベース領 域(7)及びコレクタ取出し領域(8)中に拡散してそれ ゼれエミッタ領域(16e) 及びコレクタコンタクト 部 (破職で示す)(16c)を形成する。また、それと 同時に、多結晶シリコン層(11)のペースコンタク ト部に対応する部分(11b) からP型の不純物がべ ース領域のに拡散してペースコンタクト部(破糠 で示す)(160)を形成する。

次に、第1図Hに示すように、多結晶シリコン

1 2

ベース電極(19b) 及びコレクタ電極(19c) を形成することによって、ポリウォッシュトエミッタ構造を有するパイポーラトランジスタ (Tr)と抵抗(R)とが混載された複合デバイスを得る。

次に、上記複合デバイスとMISキャパシタを 同時形成するようにした第2実施例を第2図の工 程図に基いて説明する。尚、上記第1実施例と対 応するものについては同符号を記す。

まず、第2図Aに示すように、P型のシリコン基板(1)にN型の埋込み層(2)、N型のエピタキシャル層(3)、素子間分離領域(4)、(6)、P型のベース領域(7)及びN型のコレクタ取出し領域(8)を形成したのち、活性領域(6a)、(6b) を含む全面にSi (1、膜(9)を例えばCVD法等で形成する。

次に、第2図Bに示すように、Si01膜(9)上にレジストマスク(10)を形成したのち、レジストマスク(10)を形成したのち、レジストマスク(10)を介してSi01膜(9)を選択エッチングして、活性領域(6a)のエミッタ領域(エミッタコンタクト部及びコレクタコンタクト部並びに活性領域(6b)のMIS++

パッタの一方の電極取出し領域に対応する部分に 窓 (ge),(gb)及び(gc)並びに(gg)を一度に開口する。

次に、第2図Cに示すように、SiO. 膜(9)上のレジストマスク(10)を除去したのち、窓 (9e), (9b)及び(9c)並びに(9g)を含むSiO. 膜(9)上に多結晶シリコン脳(11)を例えばCVD法等で形成する。

次に、第2図Dに示すように、多結晶シリコン層(11)上にレジストマスク(12)を形成したのち、レジストマスク(12)の窓(12R)を通じてP型の不純物(例えば B^+ 、 BF_* ⁺)を多結晶シリコン層(11)の抵抗となる部分(11R)にイオン注入する。

次に、第2 図 E に示すように、多結品シリコン層(11) 上のレジストマスク(12) を除去したのち、再び多結晶シリコン層(11) 上にレジストマスク(13) を形成する。その後、レジストマスク(13) の窓 (13t) 及び(13b) を通じてP型の不純物 (例えばB+、BP、*) を多結晶シリコン層(11) の抵抗コンタクト部分(11t) とベースコンタクト部に対応する部分(11b) にイオン注入する。

1 5

厚の薄い Si。N。膜(17)を例えば減圧のCVD法等 で形成したのち、核 SiaNa膜(17)上に比較的膜厚 の厚いSio. 膜(15)を例えばCVD法等で形成する。 このSiOx 膜(15) は、上記第1 実施例と同様にキャ ップSiO.膜として機能する。その後、熱処理を加 える。このとき、多結晶シリコン層(11) のエミッ タ領域に対応する部分(11e) 、コレクタコンタク ト部に対応する部分(lic) 及びMISキャパシタ の一方の電極取出し領域に対応する部分(11g) か らN型の不純物がそれぞれ下層に存するペース領 域(7)、コレクタ取出し領域(8)及び活性領域(6b)中 に拡散してそれぞれエミッタ領域(エミッタコン タクト部を兼ねる) (16e) 、コレクタコンタクト部 (破線で示す)(16c)及びMISキャパシタの一方 の電極取出し領域(18g) を形成する。また、それ と同時に多結晶シリコン層(11)のペースコンタク ト部に対応する部分(11b) からP型の不純物がペ ース領域の中に拡散してペースコンタクト部(彼 線で示す)(16b)を形成する。

次に、第2図1に示すように、SiO.膜(15)を抵

次に、第1図Fに示すように、多結晶シリコン 間(11)上のレジストマスク(13)を除去したのち、再び多結晶シリコン層(11)上にレジストマスク(14)を形成する。その後、レジストマスク(14)の窓 (14e)、(14c)及び(14g) を通じてN型の不純物 (例えばAs*) を多結晶シリコン間(11)のエミック領域に対応する部分(11e)、コレクタコンタクト部に対応する部分(11e)、コレクタコンタクトの電極取出し領域に対応する部分(11g)にイオン注入する。

次に、第2図Gに示すように、多結晶シリコン層(11)上のレジストマスク(14)を除去したのち、多結晶シリコン層(11)をパターニングする。このとき、抵抗本体(11r)、抵抗コンタクト部分(11t)エミッタ領域に対応する部分(11e)、ベースコンタクト部に対応する部分(11b)、コレクタコンダクト部に対応する部分(11c)及びMISキャパンタの一方の電極取出し領域に対応する部分(11g)が残るようにする。

次に、第2図Hに示すように、全面に比較的膜

1 6

抗本体(11r) 上及び抵抗コンタクト部分(11t) 上の一部を残すようにパターニングする。このとき、SiaNa膜(17) がエッチングストッパとして機能するため、下層のSiOa膜(9) はエッチング除去されない

次に、第2図Jに示すように、 SiaN4膜(17)をSiO2膜(15)の下層に存する部分を残して例えばホットリン酸にてエッチング除去する。

次に、第2図Kに示すように、全面にレジストマスク(20)を形成したのち、レジストマスク(20)を介してSiO - 膜(9)を選択エッチングして活性領域(6b)に通じるMISキャパシタの容量(面積)を決定する窓(9m)を開口する。

次に、第2図しに示すように、全面に上記 Si_sN_s 膜(17)よりも比較的膜厚の厚い Si_sN_s 膜(21)を例えば矮圧のCVD 法等で形成したのち、核 Si_sN_s 膜(21)の窓(g_n)に対応する部分を残すようにパターニングする。この Si_sN_s 膜(21) は M I S キャパシタの誘電体膜となる。

その後、第2図Mに示すように、全面に A&層

を形成したのちパターニングして、抵抗本体(11r)の一対の電極(19t)、エミッタ電極(19e)、ペース電極(19b)、コレクタ電極(19c)、MISキャパンタの一方の電極(19m)を形成することによって、ポリウォッシュトエミック構造を有するパイポーラトランジスタ (Tr)と抵抗(R)とMISキャパンタ(C)とが混載された複合デバイスを得る。

上述の如く本例によれば、トランジスタのオーミックコンタクト部、即ちェミッタ領域(16e)、ペースコンタクト部(16b) 及びコレクタコンタクト部(16c) に対応する窓 (9e)、(9b) 及び(9c) 並びにMICキャパンタの一方の電極取出し領域(16g) に対応する窓(9g)を一度に形成し (第1 図B及び第2 図B 参照)、これらオーミックコンタクト部に対応する窓 [(9e)、(9b) 及び(9c) 並びに(9g)] を含む全面に多結晶シリコン層(11)を形成したのち、多結晶シリコン層(11)の上記オーミックコンタクト部に対応する部分 [(11e)、(11b) 及

(11R) にそれぞれイオン注入により、 P 型及び N 型の不純物を選択的に打ち分けるようにしたので、 バイポーラトランジスタ (Tr)と共に抵抗(R)及 び M I S キャパシタ(C)を同時に形成することが できると共に上記オーミックコンタクト部に対応 する窓 [(9e).(9b)及び(9c)並びに(9g)] の形成 時に使用されるレジストマスクが1枚 (即ち、レ ジストマスク(10)) で終むため、オーミックコン タクト部の形成工程が簡略化できる。特に、MI S キャパシタ(C)を同時に形成する場合、第2図 しに示すように、MISキャパシタ(C)を最後に 形成することが可能となり、即ち他の熱処理(第 2 図 H 参照)等の影響を受けずに(即ち、誘電体 膜である Si * N * 膜(21) の誘電率が影響されずに) 形成することが可能となり、容量のコントロール 精度が高いMISキャパシタを得ることができる。 また、上記第2実施例のように、イオン注入工 程(第2図D~F参照)後、すぐに多結晶シリコ ン層(11)をパターニングすれば後に形成するキャ

び(11c) 並びに(11g)) と分離された他素子領域

1 9

また、イオン注入工程についても、予め素子に関する全てのオーミックコンタクト部に対応する窓及び素子領域が形成された基板に対してイオン注入を行なうため、全体として導電型毎のイオン注入、即ち少なくとも2回(P型1回とN型1回)、多くて4回(P型2回とN型2回)のイオン注入だけで済み、イオン注入工程を簡略化することができる。本例では、3回のイオン注入(P型2回)で済んでいる。

また、抵抗本体(11t) 、抵抗コンタクト部(11t) 及びMISキャパシタの一方の電極取出し領域 (18g) に対応する部分(11g) に使用される多結晶 2 0

ンリコン層とバイポーラトランジスタ (Tr)の拡散領域 (16e), (16b) 及び(16c) へのコンタクトとして用いられる多結晶シリコン層とを共通の多結晶シリコン層(11) で形成することができるため、各コンタクト部分の形成が 1 回の多結晶シリコン層(11) の形成と 1 回のパターニングだけで済み、各コンタクト部分の形成工程を簡略化することができる。

上記第1実施例ではNPN型バイポーラトランジスタ(Tr)と抵抗(R)を、第2実施例ではNPN型バイポーラトランジスタ(Tr)、抵抗(R)及びMISキャバシタ(C)を同時に形成させた例を示したが、上記NPN型バイポーラトランジスタを用いてもよく、MOS型トランジスタを用いてもよい。また更に、Bi-MOSトランジスタやBi-CMOSトランジスタと抵抗及びMISキャバシタを同時に形成することも可能である。

(発明の効果)

本発明に係る半導体を設置の製法は、よっとの関係は、よっと、というの製法は、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、、いいのでは、いいの

図面の簡単な説明


第1回は第1 実施例に係る複合デバイスの製法を示す工程図、第2回は第2実施例に係る複合デバイスの製法を示す工程図、第3回は従来例に係るバイポーラトランジスタの製法を示す工程図である。


(Tr)はトランジスタ、(R)は抵抗、(C)はM ISキャパシタ、(1)はシリコン基板、(2)は埋込み層、(3)はエピタキシャル層、(4)は妻子間分離領域 (P型)、(5)は妻子間分離領域(SiO₂)、(6)、(6a)、 (6b) は活性領域、(7) はベース領域、(8) はコレクタ取出し領域、(9) はSiO₂ 膜、(11e) はエミッタ領域に対応する部分、(11b) はベースコンタクト部に対応する部分、(11c) は近抗コンタクト部の対応する部分、(11t) は近抗コンタクト部の大(11r) は近抗本体、(11g) はMISキャバシタの一方の電極取出し領域に対応する部分、(15b) はベースコンタクト部、(16e) はエミッタ領域、(16b) はベースコンタクト部、(16e) はエミッタ領域、(16b) はベースコンタクト部、(16g) はMISキャバシタの一方の電極取出し領域、(17) はSi₂N₂ 膜、(18) はSio₂ 膜、(19e) はエミッタ電極、(19t) は近抗本体の一対の電極、(19g) はMISキャバシタの一方の電極、(19g) はMISキャバシタの他方の電極、(21) はSi₂N₂ 膜である。


代理人 松阳秀盛


. 2 3


2 4




















---342---





第2実施例2示7工程図 第2図(*n5)



---345---

THIS PAGE BLANK (USPTO)